Радиотехники, электроники и автоматики (технический университет) icon

Радиотехники, электроники и автоматики (технический университет)



НазваниеРадиотехники, электроники и автоматики (технический университет)
Дата конвертации16.09.2012
Размер329.26 Kb.
ТипКурсовая
1. /Курсовая работа.docРадиотехники, электроники и автоматики (технический университет)


МИНИСТЕРСТВО ОБЩЕГО И ПРОФЕССИОНАЛЬНОГО
ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ



МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ИНСТИТУТ
РАДИОТЕХНИКИ, ЭЛЕКТРОНИКИ И АВТОМАТИКИ


(ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ)


Факультет ВАВТ

Кафедра ВТ


Курсовая работа




Тема




Начало работы

Окончание работы

Руководитель

Допущен к защите «____»______________2002


Москва 2002


Задание на курсовую работу


Факультет ВАВТ

Кафедра Вычислительной техники

Студент Журавлев Андрей Владимирович

Группа ВТ-2-98

Шифр С-981084

Задание № 84-02A


Разработать вычислительное устройство, состоящее из двух взаимосвязанных частей – операционного и управляющего автоматов – и выполняющее следующие операции:

  1. Инверсия;

  2. Сложение по модулю 2

  3. Среднеарифметическое двух чисел с плавающей запятой


Примечание: Числа произвольных знаков в дополнительном коде – 12 разрядов

Тип УА: управляющий автомат с адресным ПЗУ


Должны быть разработаны и представлены

  1. Интерфейс разрабатываемого устройства, формат слова;

  2. Математическое обоснование используемых алгоритмов и схема алгоритма. Решение типовых примеров;

  3. Микропрограммы в содержательной и закодированной форме;

  4. Таблица управляющих сигналов и комментарии к ней;

  5. Таблица заполнения управляющей памяти;

  6. Функциональные схемы операционного и управляющего автоматов.


Функциональные схемы разрабатываются с использованием многоразрядных мультиплексоров, дешифраторов, сумматоров, регистров, счетчиков, ПЗУ с четким указанием информационных, управляющих и синхронизирующих входов.

Управляющий автомат должен проектироваться с использованием ПЗУ.


Студент группы ВТ-2-98 ____________ Журавлев А.В.


Руководитель проекта ____________ Иваненко Н.С.


ОГЛАВЛЕНИЕ


  1. Проектное задание 4

    1. Постановка задачи 4

    2. Формат слова 4

    3. Интерфейс проектируемого устройства 4

  2. Математическое обоснование используемых алгоритмов 5

    1. Схема алгоритма 6

    2. Закодированный алгоритм 7

    3. Решение типовых примеров 8

  3. Функциональная схема управляющего и операционного автоматов 9

    1. Используемые функциональные элементы 10

    2. Управляющий автомат с адресным ПЗУ 11

    3. Таблица управляющих слов 11

    4. Таблицы заполнения памяти 12

Список используемой литературы 14

1. ПРОЕКТНОЕ ЗАДАНИЕ




    1. Постановка задачи

Проектным заданием курсовой работы является разработка вычислительного устройства, состоящего из двух частей – операционного и управляющего автомата, выполняющего следующие операции:

  1. Инверсия;

  2. Сложение по модулю 2;

  3. Среднеарифметическое двух чисел с плавающей точкой.




    1. Формат слова

По шине входа приходят 12-разрядные числа произвольных знаков в дополнительном коде в формате с плавающей точкой.

дополнительный код (ПТ)



0 знак порядка

1,2,3 порядок

4 знак мантиссы

5..11 мантисса

модифицированный

дополнительный код (ПТ)



0 знак порядка

1,2,3 порядок

4,5 знак мантиссы

6..12 мантисса




    1. Интерфейс



Расшифровка сигналов вычислительного устройства (ВУ):


Вход

Назначение

DI

Входная 12-разрядная шина данных

КОП

Код операции

Ri

Разрешающий сигнал. Разрешает начало работы ВУ

R

Аппаратный сброс

C

Вход синхроимпульса




Выход

Назначение

DO

Выходная 12-разрядная шина данных

ro

Сигнал готовности ВУ. Говорит о завершении операции

2. Математическое обоснование используемых алгоритмов


Рассмотрим алгоритм работы ВУ по операциям:


Инверсия


На шину ШиВх подается 12-разрдное число, которое принимается по частям - в регистр RGA разряды с 4 по 11, а в счетчик CT1 разряды с 0 по 3, причем для уменьшения числа оборудования для выполнения других операций 11 разряд "размножается" и подается дополнительно на 9 вход регистра RGA. Далее все разряды проходят через инверторы, и через два мультиплексора поступают на регистр RGSM и счетчик CTSM соответственно. (Дополнительно введенный разряд на ШиВых не поступает)


Сложение по модулю 2


С ШиВх последовательно поступают два 12-разрядных числа. Так же как и в случае с инверсией первый операнд поступает на RGA и CT1, а второй операнд на RGB и CT2. Далее все разряды проходят через элементы М2 и подаются через мультиплексоры на входы RGSM и CTSM. (Дополнительно введенный разряд на ШиВых не поступает)


Среднеарифметическое значение двух чисел в ДК, представленных в формате с ПТ


С ШиВх последовательно поступают два 12-разрядных числа в формате с ПТ, в ДК. Мантисса первого операнда принимается в RGA, а мантисса второго в RGB. Порядки первого и второго операндов записываются в счетчики CT1 и CT2 соответственно.

После приема операндов производится выравнивание порядков по наибольшему из них. Мантиссы обоих операндов преобразуются в модифицированных дополнительный код, путем "размножения" знаковых разрядов. Применение МДК необходимо, для того чтобы переполнение (выход CR сумматора) не вызывало ошибки вычислений.

Деление полученного числа осуществляется путем уменьшения порядка на единицу.

Результат вычисления среднеарифметического значения двух чисел, перед выдачей на ШиВых, нужно нормализовать. Нормализация осуществляется путем сравнения знаковых разрядов, а также знакового и соседнего разряда. Если знаковые разряды не равны, то производится увеличение порядка результата на единицу и сдвиг мантиссы вправо на один разряд. Если же знаковые разряды равны, то необходимо проверить что знаковый разряд не равен соседнему. Если равенство выполняется, то результат нормализован, иначе производим уменьшение порядка на единицу и осуществляем сдвиг мантиссы влево на один разряд, затем проверяем равенство снова.


КРИТИЧЕСКИЕ СИТУАЦИИ. Могут быть вызваны при нормализации, когда все разряды регистра одинаковы ("0" или "1"), тогда по условию P7 (см. схему) возникает бесконечный цикл. Для выявления таких ситуаций введен блок (P8), который выдает "0" (ветвь "нет"), в том случае, если возникает бесконечный цикл и "1" (ветвь "да"), если можно произвести операцию нормализации.



Таким образом, если в регистре содержатся различные сигналы (т.е. нули и единицы), то на выходе (P8) будет логическая "1", а если все сигналы одинаковы (все нули, либо все единицы) – логический "0".


2.1. Блок-схема алгоритма







2.3. Решение типовых примеров


Операции инверсия и сложение по модулю 2 не требуют особого рассмотрения из-за применения стандартных логических элементов.

Рассмотрим возможные ситуации при решении задачи нахождения среднеарифметического значения двух чисел.

Для проверки работы алгоритма обратим внимание на следующие подблоки: выравнивание порядков, нормализация и переполнение на сумматоре.


Пример №1

CT1

RGA

CT2

RGB

CTSM

RGSM

CR

Принимаемое
Значение


Комментарий

0.000

00.0000000

0.000

00.0000000

0.000

00.0000000

0

 

Исходное состояние

0.000

00.0000000

0.000

00.0000000

0.000

00.0000000

0

А = 0  20

Прием 1-го операнда

0.000

00.0000000

0.000

00.0000000

0.000

00.0000000

0

B = 0  20

Прием 2-го операнда

0.000

00.0000000

0.000

00.0000000

0.000

00.0000000

0

C = A + B = 0  20

Сложение

0.000

00.0000000

0.000

00.0000000

1.111

00.0000000

0

0  2-1

Деление на 2













1.111

0.0000000

0

0  2-1

Результат



Пример демонстрирует выполнение операции вычисления среднеарифметического значения двух чисел. Оба операнда равны нулю. В этом случае нормализация не производится (P8=0), а число с регистра RGSM передается на выходную шину.


Пример №2

CT1

RGA

CT2

RGB

CTSM

RGSM

CR

Принимаемое
Значение


Комментарий

0.000

00.0000000

0.001

00.0000000

0.000

00.0000000

0

 

Исходное состояние

0.000

00.0000000

0.001

00.0000000

0.000

00.0000000

0

А = 0  20

Прием 1-го операнда

0.000

00.0000000

0.001

11.1111111

0.000

00.0000000

0

B = -1/128 20

Прием 2-го операнда

0.000

00.0000000

0.001

11.1111111

0.000

11.1111111

0

C=A+B= -1/128  20

Сложение

0.000

00.0000000

0.001

11.1111111

1.111

11.1111111

0

-1/128  2-1

Деление на 2













1.111

1.1111111

0

-1/128  2-1

Результат


Аналогичный пример, демонстрирующий второй случай, когда все разряды равны единице (P8=0) и нормализация не производится.


Пример №3

CT1

RGA

CT2

RGB

CTSM

RGSM

CR

Принимаемое
Значение


Комментарий

0.000

00.0000000

0.000

00.0000000

0.000

00.0000000

0

 

Исходное состояние

0.100

11.0110000

0.010

00.0000000

0.000

00.0000000

0

А = -0,625  24

Прием 1-го операнда

0.100

00.0000000

0.010

11.0110000

0.000

00.0000000

0

B = -0,625  22

Прием 2-го операнда

0.100

00.0000000

0.011

11.1011000

0.000

00.0000000

0

B = -0,3125  23

Выравнивание порядка

0.100

00.0000000

0.100

11.1101100

0.000

00.0000000

0

B = -0,1875  24

Выравнивание порядка

0.100

00.0000000

0.100

11.1101100

0.100

11.0011000

1

C=A+B= -0,8125  24

Сложение

0.100

00.0000000

0.100

11.1101100

0.011

11.0011000

1

-0,8125  23

Деление на 2













0.011

1.0011000

1

-0,8125  23

Результат


Порядки 1-го и 2-го операндов отличаются, поэтому порядок 2-го операнда выравнивается по порядку первого, так как он является максимальным. В результате сложения двух отрицательных чисел появляется сигнал CR, но так как сложение производится в МДК его можно проигнорировать. Как видно полученный результат верен. Нормализация не нужна, так как знаковые разряды равны, и мантисса  ½.


3. Функциональная схема операционного и управляющего автомата




3.1. Используемые функциональные элементы


Регистр




S0

S1

Режим

0

0

Хранение

0

1

Сдвиг вправо

1

0

Сдвиг влево

1

1

Запись






Счетчик




+1

-1

L

Режим

0

0

1

Запись

1

0

0

Инкремент

0

1

0

Декремент

0 - сигнализирует о достижение счетчиком 0 (по -1)

16 - сигнализирует о достижение счетчиком 16 (по +1)




Сумматор




Девятиразрядный сумматор.

Мультиплексор




Набор из четырех мультиплексоров имеющих общий управляющий вход. Выбирает один из входов и направляет его на выход.

A

Выход

0

0

0

0

1

1

1

0

2

1

1

3



Компаратор




Выполняет сравнение двух чисел и выдает сигнал логической единицы на соответствующий выход.

Исключающее или

a)б)

Выполняет операцию сложения по модулю 2.

X
Одиночный элемент M2 с инвертором используется для сравнения двух разрядов.
1

X2

Y

0

0

0

0

1

1

1

0

1

1

1

0




3.2. Управляющий автомат с адресным ПЗУ





Функциональная схема управляющего автомата построена на основе описания алгоритма в закодированной форме и реализует собой управляющий автомат с адресным ПЗУ.

На вход УА подаются сигналы Pi от ОА. Схема содержит аппаратный сброс – сигнал reset.

С выхода УА снимаются микроинструкции в виде управляющих слов. Микроинструкции хранятся в ПЗУ (ROM) управляющего автомата.


3.3. Таблица управляющих слов


Блок

RGA

RGB

RGSM

CT1

CT2

CTSM

ro

Примечание


S0

S1

S0

S1

S0

S1

+1

-1

L

+1

-1

L

+1

-1

L

ro

m1

1

1

0

0

0

0

0

0

1

0

0

0

0

0

0

0

Прием 1-го операнда

m2

0

0

1

1

0

0

0

0

0

0

0

1

0

0

0

0

Прием 2-го операнда

m3

0

0

0

1

0

0

0

0

0

1

0

0

0

0

0

0

CT2:=CT2+1; вправо RGB

m4

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

0

Прием инверсии

m5

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

0

Прием сложения по мод. 2

m6

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

0

Прием результата сложения

m7

0

1

0

0

0

0

1

0

0

0

0

0

0

0

0

0

CT1:=CT1+1; вправо RGA

m8

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

Деление на 2

m9

0

0

0

0

1

0

0

0

0

0

0

0

0

1

0

0

CTSM:=CTSM-1; RGSM влево

m10

0

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

CTSM:=CTSM+1;RGSM вправо

m11

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

Выдача результата на шину

m01

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Пустые блоки

m02

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

---//---//---

m03

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

---//---//---

m04

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

---//---//---

m05

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

---//---//---


3.4. Таблицы заполнения памяти


ROM1




ROM2




Таблица заполнения памяти
(свернутая форма)

S

Y

H




S

q

S'




S

q

Y

H

S'

0

m01

p1




0

0
1

m01
m1




0

0
1

m01

0

0
1

1

m1

p2




1

0
1

m4
m2




1

0
1

m1

1

6
2

2

m2

p3




2

0
1

m5
m02




2

0
1

m2

2

7
3

3

m02

p4




3

0
1

m03
m6




3

0
1

m02

3

4
8

4

m03

p5




4

0
1

m7
m3




4

0
1

m03

4

9
5

5

m3

p4




5

0
1

m03
m6




5

0
1

m3

3

4
8

6

m4

*




6

0
1

m11




6

0
1

m4

0

15

7

m5

*




7

0
1

m11




7

0
1

m5

0

15

8

m6

*




8

0
1

m8




8

0
1

m6

0

10

9

m7

p4




9

0
1

m03
m6




9

0
1

m7

3

4
8

10

m8

p6




10

0
1

m10
m05




10

0
1

m8

5

14
11

11

m05

p8




11

0
1

m11
m04




11

0
1

m05

7

15
12

12

m04

p7




12

0
1

m9
m11




12

0
1

m04

6

13
15

13

m9

p7




13

0
1

m9
m11




13

0
1

m9

6

13
15

14

m10

*




14

0
1

m11




14

0
1

m10

0

15

15

m11

*




15

0
2

m01




15

0
2

m11

0

0




Таблица заполнения памяти (развернутая форма)

S

q

Y

H

S'

0000

0
1

00 00 00 000 000 000 0

000

0000
0001

0001

0
1

11 00 00 001 000 000 0

001

0110
0010

0010

0
1

00 11 00 000 001 000 0

010

0111
0011

0011

0
1

00 00 00 000 000 000 0

011

0100
1000

0100

0
1

00 00 00 000 000 000 0

100

1001
0101

0101

0
1

00 01 00 000 100 000 0

011

0011

0110

0
1

00 00 11 000 000 001 0

000

1110

0111

0
1

00 00 11 000 000 001 0

000

1110

1000

0
1

00 00 11 000 000 001 0

000

1010

1001

0
1

01 00 00 100 000 000 0

011

0011

1010

0
1

00 00 00 000 000 010 0

101

1101
1011

1011

0
1

00 00 00 000 000 000 0

111

1100
1110

1100

0
1

00 00 00 000 000 000 0

110

1100
1110

1101

0
1

00 00 10 000 000 010 0

110

1110

1110

0
1

00 00 01 000 000 100 0

000

0000

1111

0
1

00 00 00 000 000 000 1

000

0000


Список используемой литературы


  1. Е.П. Угрюмов. Проектирование элементов и узлов ЭВМ. М. "Высшая школа" 1987

  2. Лекции по ПТЦА.




Похожие:

Радиотехники, электроники и автоматики (технический университет) iconМинистерство образования российской фередации
Московский государственный институт радиотехники электроники и автоматики (технический университет)
Радиотехники, электроники и автоматики (технический университет) iconРадиотехники, электроники и автоматики
Методические указания по выполнению дипломного проектирования по специальности 220400 «программное обеспечение вычислительной техники...
Радиотехники, электроники и автоматики (технический университет) iconСистемный программный комплекс для обеспечения учебного процесса кафедры мовс
Московский государственный институт радиотехники, электроники и автоматики (технический университет)
Радиотехники, электроники и автоматики (технический университет) iconЛабораторная работа Вариант 12 по дисциплине
Государственное образовательное учреждение высшего профессионального образования «Московский государственный институт радиотехники,...
Радиотехники, электроники и автоматики (технический университет) iconПрограмма по философии разработана в соответствии с новым Государственным образовательным стандартом. Программа предназначена для студентов дневного, вечернего и заочного факультетов мирэа
Печатается по решению редакционно-издательского совета по гуманитарным наукам Московского государственного института радиотехники,...
Радиотехники, электроники и автоматики (технический университет) iconМосковский государственный институт радиотехники, электроники и автоматики
Государственное образовательное учреждение высшего профессионального образования
Радиотехники, электроники и автоматики (технический университет) iconМинистерство общего и профессионального образования РФ московский Государственный институт радиотехники, электроники и автоматики
...
Радиотехники, электроники и автоматики (технический университет) iconЧенстоховский технический университет
Ченстоховский технический университет (по польски- политехника Ченстоховска) существует с 1949 года
Радиотехники, электроники и автоматики (технический университет) iconОргкомитет всероссийского тренинга «путь к олимпу»
Благотворительный фонд наследия Менделеева, Химический факультет мгу им. М. В. Ломоносова, рхту им. Д. И. Менделеева, рхо им. Д....
Радиотехники, электроники и автоматики (технический университет) iconДокументы
1. /Калининградский Государственный Технический Университет.doc
Радиотехники, электроники и автоматики (технический университет) iconДокументы
1. /Калининградский Государственный Технический Университет.doc
Разместите кнопку на своём сайте:
Документы


База данных защищена авторским правом ©podelise.ru 2000-2014
При копировании материала обязательно указание активной ссылки открытой для индексации.
обратиться к администрации
Документы