Цифровые устройства формирования и обработки дискретных сигналов icon

Цифровые устройства формирования и обработки дискретных сигналов



НазваниеЦифровые устройства формирования и обработки дискретных сигналов
Дата конвертации10.08.2012
Размер266.96 Kb.
ТипДокументы
1. /DD2_sd_1-6.doc
2. /DD4_DAC.doc
3. /DD6_apl.doc
4. /DD_cd.doc
5. /Dd5_adc.doc
6. /Mem_d.doc
Последовательностные устройства способ формального описания последовательностных устройств
Цифроаналоговые преобразователи принцип цифроаналогового преобразования
Цифровые устройства формирования и обработки дискретных сигналов
I. цифровые устройства
Аналого-цифровые преобразователи принцип аналого-цифрового преобразования и основные параметры ацп
Запоминающие устройства организация запоминающих устройств, их типы и характеристики

Глава 6. ЦИФРОВЫЕ УСТРОЙСТВА ФОРМИРОВАНИЯ
И ОБРАБОТКИ ДИСКРЕТНЫХ СИГНАЛОВ


Цифровые РТУ используются для формирования и преобразования различного класса сигналов на малом уровне мощности, в частности, для синтеза форм огибающей колебания в возбудителях радиопередатчика, в корреляторах и согласованных фильтрах, в системах фазовой автоподстройки частоты.

6.1. Цифровые устройства формирования сигналов

Такие устройства могут быть выполнены на основе ЗУ и ЦАП. Действительно, поскольку работа ЗУ описывается M-разрядной (M – число входов ЗУ) логической функцией от N входных переменных, то с его помощью можно производить таблично заданные функциональные преобразования, в частности формирование сложных функций. Воспроизведение требуемой функции, выборочные значения которой записаны в ячейках ПЗУ, производится путём формирования номеров адресов ячеек ПЗУ с помощью, например, двоичных счётчиков. Включение в этих условиях на выходе ПЗУ цифроаналогового преобразователя (рис.6.1,а) и фильтра нижних частот позволяет построить на основе ПЗУ функциональный генератор (формирователь аналоговых сигналов) или синтезатор сигналов.

Рассмотрим пример реализации цифрового устройства формирования сигналов. На рис.6.1,б приведена схема РТУ формирования сигналов при использовании ПЗУ с объёмом памяти 256  4 бит (ИС 556РТ4). В ПЗУ (D2D4) записываются в дополнительном коде с инвертированным знаковым разрядом 12-разрядные кодовые слова, соответствующие выборочным значениям функции, причём первые четыре разряда записываются в D2, вторые четыре разряда – в D3 и последние четыре – в D4. С выходов ПЗУ 12-разрядные кодовые слова, представленные в дополнительном коде, поступают на входы ЦАП (ИС 572ПА2).
Считыванием информации из ПЗУ управляет двоичный счётчик D1 (ИС 133ИЕ5) и входная последовательность u, поступающая непосредственно на вход управления 4 ПЗУ (D2D4). Требуемый объём памяти ПЗУ, необходимый для формирования числа выборочных значений сигнала s(t) при N  16 составляет 16  12 бит. При использовании в качестве ПЗУ (D2D4) ИС 556РТ4 с общим объёмом памяти 256  4  3 бит появляется возможность записи в ПЗУ кодовых слов, соответствующих различным сигналам, что существенно увеличивает функциональные возможности устройства. Управление сменой форм генерируемых сигналов будет осуществляться путём изменения кода адреса A1A2A3, поступающего на старшие разряды входов управления ПЗУ.


а)

б)





Рис.6.1.

Быстродействие рассмотренных устройств ограничивается применением цифро-аналогового преобразователя D5 (ИС 572ПА2) и операционного усилителя D6 (ИС 574УД1), которые не дают возможности увеличивать частоту дискретизации выше 250 кГц. Бóльшим быстродействием обладают ЦАП на основе биполярных структур (ИС 1108ПА1), однако включение таких преобразователей в умножающем режиме требует значительно более сложных схемных решений.

Цифровые устройства формирования сигналов могут быть построены и на основе ЛЭ. На рис.6.2,а приведена схема устройства, а на рис.6.2,б – временные диаграммы его работы, где u1 и u2 – импульсные последовательности на выходах блока формирования импульсных последовательностей БИП; uв – форма напряжения на суммирующем резисторе Rс .


а)



б)




Рис.6.2.

Входы ЛЭ 1 и 2 (ИС 133ЛИ1) соединяются между собой и одновременно с выходами 14 БИП в зависимости от вида напряжения, которое должно быть сформировано на выходе устройства (uв). К выходам ЛЭ подключён комплект резисторов, сопротивление которых выбирается в пределах 110 К. Сложение токов с каждой ветви осуществляется на суммирующем резисторе Rс , величина которого выбирается исходя из условия: Rс  0,1R. Суммирующий резистор подключён к инвертирующему входу D3 (ИС 574УД1) и величина напряжения на его выходе будет определяться отношением сопротивлений .

Приведённая на рис.6.2,б форма выходного напряжения имеет вид АИМ последовательности, в которой длительность импульсов равна , а амплитудные значения соответствуют значению функции в моменты времени t  k  t (k  0, 1,  , N  1).

Аппаратурные погрешности данного устройства связаны в основном с разбросом уровней напряжения логической 1 на выходах элементов D1 и D2. Это вызвано тем, что при сложении уровней напряжений с различных выходов логических элементов D1 и D2 погрешности, связанные с изменением уровня логической 1 относительно некоторого среднего значения, могут быть однополярными, что приведёт к их зависимости от количества одновременно складываемых импульсов и, в конечном итоге, к возрастанию паразитной амплитудной и фазовой модуляции. Тактовые частоты работы рассмотренного РТУ при использовании ИС серий 130, 530 составляют не менее 50 МГц, так что быстродействие всего устройства ограничивается частотными свойствами операционного усилителя.

6.2. Цифровые корреляторы

Рассмотрим реализацию алгоритма когерентной обработки сигналов, которая может производиться с помощью цифровых корреляторов, реализующих процедуру вычисления U0 в форме

,




Рис.6.3.
где и – последовательности чисел, являющиеся цифровыми эквивалентами обрабатываемого колебания x(t) и принимаемого сигнала s0(t); n, p – разрядность рассматриваемых чисел; q – количество разрядов числа на выходе цифрового коррелятора. Структурная схема цифрового коррелятора приведена на рис.6.3, где ЦП – цифровой перемножитель n-разрядных и p-разрядных чисел в некоторые фиксированные моменты времени k  t ; ЦУ – цифровое устройство формирования последовательности чисел ; СН – цифровой сумматор-накопитель (n  p)-разрядных чисел, количество которых равно N.

Остановимся подробнее на принципах построения ЦП. Наиболее быстродействующими цифровыми перемножителями, которые применяются в РТУ, являются ЦП параллельного типа. Такие ЦП разделяются на матричные перемножители и перемножители на основе ПЗУ.

Матричные перемножители (рис.6.4,а) осуществляют операцию перемножения
n-разрядных и p-разрядных чисел X(n) и Y(p) в соответствии со следующим алгоритмом работы:

,

где xi , yj и zk – значения i-го, j-го и k-го разрядов чисел X(n), Y(p) и Z(np), записанных в двоичном коде. При этом каждое число X(n) представляется в виде n-разрядного числа (xn–1 xn–2 ,  , x0); число Y(p) – в виде p-разрядного числа
(yp–1 yp–2 ,  , y0); и число Z(np) – в виде (n  p)-разрядного числа




Рис.6.4.

(znp–1 znp–2 ,  , z0), причём старшими являются разряды xn–1 , yp–1 и znp–1 , а младшими – x0 , y0 и z0 .

На входы двоичных сумматоров поступают результаты логического перемножения разрядов положительных чисел X(n) и Y(p). Двоичный сумматор имеет входы "а" и "б", вход переноса числа "p0", выход суммы чисел "S" и выход переноса числа "p1". Каждая строка сумматоров (рис.6.4,а) формирует частичную сумму и передаёт её следующей строке. Младший разряд числа Z(np) образуется отдельно как результат логического перемножения разрядов x0 и y0 .

Принципиальная схема матричного перемножения, предназначенная для перемножения 4-разрядных и 3-разрядных чисел X(4) и Y(3), в которой для логического перемножения разрядов используются элементы D1D3 (ИС 564ЛА7), а в качестве сумматоров в D4 и D5 применяются 4-разрядные полные сумматоры (ИС 564ИМ1), приведена на рис.58,б. Разряды результирующего числа Z(7) формируются в инвертированном виде. На входы "а" сумматоров D4 и D5 подаётся напряжение логической "1".

Быстродействие такого матричного перемножителя определяется быстродействием элементов, входящих в устройство, и для его оценки необходимо знать продолжительный путь прохождения сигнала по перемножителю. При использовании указанных типов ИС максимальная частота считывания чисел с выхода перемножителя не превышает 1 МГц.

Перемножители на основе постоянных запоминающих устройств содержат ПЗУ, в которых хранятся таблицы произведений различных вариантов сомножителей, причём общее число произведений равно 2np (n  p)-разрядных чисел. Основу ПЗУ составляют матрицы ячеек памяти с записанными в них (n  p)-разрядными числами, например, путём прожигания соответствующих перемычек в матрице (ИС 556РТ4, 556РТ5). Обращение к хранимой информации производится через адресные входы путём подачи на них соответствующего кода адреса, а съём (n  p)-разрядных чисел происходит, как правило, в параллельном коде с (n  p) выходов ПЗУ. Быстродействие таких перемножителей определяется минимальным временем считывания информации из ПЗУ и, как правило, оно меньше, чем у матричных перемножителей.

6.3. Цифровые согласованные фильтры

Реализация алгоритма согласованной фильтрации может быть выполнена путём непосредственного вычисления выражения дискретной свёртки. Рассмотрим один из возможных вариантов построения ЦСФ. Алгоритм дискретной свёртки в этом случае может быть записан в виде:

,

где K(p)[i] – последовательности p-разрядных чисел, являющихся цифровыми эквивалентами решётчатой функции K[i] выборочных значений из импульсного отклика K(t) согласованного фильтра.

Структурная схема ЦСФ приведена на рис.6.5, где ФО – устройство формирования импульсного отклика (последовательности p-разрядных чисел K(p)[i] ). Дискретная свёртка осуществляется в два этапа. Первый этап заключается в организации перемножения каждого n-разрядного числа на все N значений p-разрядных чисел K(p)[i] и записи полученных N произведений p-разрядных чисел в ОЗУ, представляющее собой куб памяти размерами N  N  (n  p), в который построчно (по N чисел) записываются произведения (рис.6.6). Второй этап состоит в считывании информации из ОЗУ и суммировании с помощью цифрового сумматора-накопителя (СН) N (n  p)-разрядных чисел для каждого значения K функции .




Рис.6.5.



Рис.6.6.

Все элементы куба представляют собой слагаемые, входящие в рассмотренное выше выражение свёртки, и для получения необходимо организовать диагональный режим считывания чисел из ОЗУ. Действительно, при k  0

;

при k  1

;

при k  N – 2

;

при k  N – 1

.

Значения чисел , ,  , в случае существования Ax(t) на интервале анализа равны нулю. В то же время, если Ax(t) представляет собой непрерывный сигнал на интервале – < t < , то значения чисел , ,  , соответствуют значениям функций Ax[–1], Ax[2],  , Ax[–(N – 1)], выборочных значений Ax(–t), Ax(–2t),  , Ax(–(N – 1)t), на интервале анализа, так что

, k  1, 2, 3,  , N – 1.

Подставив это выражение в предыдущее, получим диагональный закон считывания и суммирования чисел из ОЗУ, причём очевидно, что для организации обработки Ax(t) на интервале – < t <  необходимо чередовать этапы считывания и суммирования с этапами записи чисел. При этом, после k-го диагонального считывания и суммирования N чисел из ОЗУ необходимо произвести запись N чисел следующих произведений в k-ю строку куба памяти. Процесс повторяется циклически через N тактов (считывание, суммирование) / (запись). Время одного такта равно интервалу дискретизации t. Такой метод построения цифровых согласованных фильтров позволяет создавать "наращиваемую" структуру устройства.

6.4. Генераторы чисел

Генераторы чисел используются для формирования псевдослучайных двоичных последовательностей, применяемых, например, в качестве дискретных сообщений. Такой генератор может быть построен на основе -разрядного сдвигающего регистра на D-триггерах (рис.6.6; ). С помощью такого регистра можно генерировать циклические последовательности длиной . Как видно из рис.51, имеется несколько различных вариантов подключения обратных связей с выходов , и ко входам ЛЭ, каждый из которых обеспечивает свою форму последовательности трех разрядных чисел. В представленном на рисунке варианте последовательности длиной имеют вид: на выходе – 00011101; – 00111011; – 01110100. На вход C генератора чисел поступает последовательность тактовых импульсов.

Для формирования двоичных последовательностей максимальной длины (M-последовательностей) используются -разрядные регистры сдвига, охваченные линейной обратной связью [7]. С помощью такого регистра можно получить последовательность двоичных символов любого периода в пределах от 1 до . M-последовательность имеет наибольший период благодаря тому, что она включает все, кроме нулевого, состояния регистра.

Задача синтеза структуры логической обратной связи решается с помощью полинома вида

.



Рис.6.6.

Двоичное число из значений коэффициентов указанного полинома, расположенных с учетом «веса» соответствующего им члена полинома, определяет вид и форму M-последовательности. В табл.6.4 приведены полиномы в восьмеричном коде (, , , ) для . Рассматриваемому полиному соответствует рекуррентная формула, которая определяет алгоритм формирования порождаемой данным полиномом последовательности:

,

где -й элемент M-последовательности, образуемый сложением по модулю 2 некоторого числа предшествующих элементов, хранящихся в регистре, а именно – тех из них, коэффициенты при которых равны 1.

Таблица 6.4.

Восьмеричный код M

Двоичный код

Уравнение

103

1 000 011



147

1 100 111



155

1 101 101



141

1 100 001



163

1 110 011



133

1 011 011




Генератор такой M-последовательности () состоит из 6-разрядного регистра сдвига, блока 2-входовых сумматоров по модулю 2 и мультиплексора (рис.6.7). Регистр сдвига имеет вход C для тактовых импульсов (), входы для записи исходной комбинации в регистр при . Когда , входы блокируются, и регистр переходит в режим сдвига записанной комбинации: с каждым тактом комбинация сдвигается на один разряд в сторону выходного разряда, а новые элементы последовательности, образованные в блоке сумматоров, через мультиплексор поступают на вход первого разряда.

Блок сумматоров синтезируется на основе рекуррентной формулы и наборов коэффициентов , соответствующих полиномам степени 6 (табл.6.4). Например, полиному 147 соответствует рекуррентная формула , из которой следует, что j-й элемент последовательности формируется сигналами с выходов регистра сдвига. Обозначив выход, на котором формируются элементы последовательности , его символом и применив свойство ассоциативности операции сложения по модулю 2, получим: . Для реализации данной функции необходимы три 2-входовых сумматора по модулю 2, объединенных в 2-ступенчатую структуру (рис.52). Аналогично синтезируются логические узлы для формирования пяти M-последовательностей.




Рис.6.7.

Мультиплексор (рис.6.7) служит для соединения одного из выходов блока сумматоров со входов регистра , а именно того выхода, на котором формируется выбранная M-последовательность. Иначе говоря, мультиплексор коммутирует требуемый вариант логической обратной связи регистра. Управление коммутацией осуществляется кодом , каждому варианту которого, кроме нулевого и единичного, соответствует один из шести вариантов коммутации:

.

Например, при на выходе мультиплексора коммутируется выход блока сумматоров и генератор, таким образом, оказывается настроенным на -последовательность.

Заметим, что каждый полином () (табл.6.4) порождает последовательность одного вида , которая может иметь L вариантов, отличающихся сдвигом относительно исходной последовательности на разное число позиций: , где – оператор циклического сдвига последовательности на  позиций, . Разные полиномы порождают M-последовательности разных видов, которые могут быть получены одна из другой циклическим сдвигом. Отсюда общее число M-последовательностей , порождаемых всеми полиномами степени , определяется из выражения: .

6.5. Генераторы сигналов

Значительная часть задач, связанных с созданием современных РТС, относится к разработке методов и устройств формирования сигналов, на основе которых проектируются модуляторы радиопередатчиков, блоки опорных частот, генераторы опорных колебаний корреляционных устройств обработки и т. п. При этом широко используются дискретные методы формирования [8], имеющие определенные преимущества перед аналоговыми (простота формирования сигналов со сложными законами изменения амплитуды и фазы колебания, легкость перестройки форм генерируемых сигналов, стабильность параметров и т. д.)

Генераторы (формирователи) сигналов могут быть реализованы с помощью последовательностных устройств. Рассмотрим некоторые виды таких генераторов сигналов.

Формирование сигналов , спектр которых занимает полосу частот , выполняется путем генерирования последовательностей импульсов методом амплитудно-импульсной модуляции вида:

,

где



– число выборочных значений сигнала на интервале формирования ; интервал дискретизации . Переход от ступенчато изменяющейся функции к непрерывной функции осуществляется фильтром низкой частоты, полоса прозрачности которого и форма амплитудно-частотной характеристики определяются требуемой точностью представления выходного аналогового колебания [8]. На рис.6.8 для приведена схема генератора сигналов, выполненного на
4-разрядных регистрах сдвига. На тактовые входы и поступает тактовая последовательность с частотой следования импульсов . Эта последовательность производит сдвиг логической 1, поступающей на входы регистров. При этом на выходах Q последовательно во времени со сдвигом на величину будут формироваться уровни логической 1. К выходам подключен комплект резисторов R1…R8. Напряжение на суммирующем резисторе для k-го интервала дискретизации () определяется выражением

,

где – напряжение логической 1 на выходах Q регистров; ; – минимальное значение сопротивления .




Рис.6.8.

Суммирующий резистор подключен к неинвертирующему входу операционного усилителя. Напряжение на выходе операционного усилителя будет определяться отношением сопротивлений , и выравнивание уровня напряжения осуществляется подстройкой . При таком соединении и с инвертирующим входом усилителя на его выходе будет формироваться однополярное напряжение. В случае, когда функция изменяет свой знак на интервале формирования, необходимо подключить группы резисторов, участвующих в формировании напряжения другого знака, к инвертирующему входу операционного усилителя (суммирующий резистор ). Тактовые частоты регистров сдвига, выполненных на ИС серии 130, 530, составляют не менее 50 МГц, поэтому быстродействие всего устройства, изображенного на рис.6.8, ограничивается лишь частотными свойствами операционного усилителя.

Формирование радиосигналов возможно путем непосредственного формирования сигнала в виде отрезков колебаний частоты , сдвинутых относительно друг друга на интервалы, равные . При этом амплитуды и фазы таких отрезков должны соответствовать значениям огибающей и фазы сигнала в моменты времени, совпадающие с началом отрезков (моментами дискретизации). Вид сигнала на интервале формирования будет определяться выражением

.



Рис.6.9.

Рассмотрим практическую реализацию такого устройства генерирования сигналов с амплитудной модуляцией. На рис.6.9 приведена схема, где функции ключевых элементов выполняют аналоговые четырехканальные мультиплексоры (ИС 590КН5), обладающие достаточно высоким быстродействием (время включения нС) и небольшим сопротивлением открытого канала ( Ом). Управляющие сигналы этих мультиплексоров имеют уровни ТТЛ-структур, поэтому входы управления Упр1…Упр2 могут подключаться непосредственно к выходам Q регистров сдвига. При появлении уровня логической 1 на управляющих входах мультиплексора на его выходах Вых1…Вых4 будут формироваться отрезки гармонических колебаний длительностью . На выходе операционного усилителя генерируется последовательность отрезков колебаний вида:

,

причем подключение групп резисторов (R1…R4) и (R5…R8) к входам усилителя соответствует случаю, когда функция изменяет свой знак на интервале формирования.

На рис.6.10 приведена схема устройства, где функции ключевых элементов выполняет аналоговый 8-канальный мультиплексор (ИС 590КН6). Управление его работой осуществляется с помощью двоичного счетчика. В зависимости от вида управляющих последовательностей на входах 1…3 мультиплексора происходит подключение аналогового входа U к выходам мультиплексора. На этих выходах последовательно во времени с интервалов будут появляться отрезки гармонического колебания, которые с помощью резисторов R1…R8 преобразуются в рассмотренную выше последовательность колебаний. На рис.6.10 подключение резисторов соответствует случаю, когда функция не изменяет свой знак на всем интервале формирования.



Рис.6.10.

Аппаратурные погрешности этих устройств связаны в основном с разбросом значений сопротивлений открытых каналов аналоговых мультиплексоров, что приводит к появлению паразитной амплитудной модуляции последовательности отрезков колебаний с частотой .

6.6. Типовые функциональные узлы РТС

К типовым функциональным узлам современных РТС относятся практически все виды преобразователей «код–код», устройства фазовой автоподстройки частоты, дискриминаторы, синхронизаторы, интеграторы, цифровые фильтры, сумматоры-накопители и т. п. [9]. Ниже будет рассмотрен ряд таких узлов, выполненных на основе последовательностных устройств.

При построении цифровых устройств фазовой автоподстройки важную роль играют фазовращатели. Такой фазовращатель работает следующим образом. Необходимо выполнить привязку временного положения сигнала к тактовому сигналу H, причем длительность сигнала следует сделать равной , где – период тактового сигнала; и 6. На рис.6.11,а показана схема [10] цифрового фазовращателя со схемой временной привязки, выполненной на D-триггерах. Работу схемы поясняют временные диаграммы (рис.6.11,б) (сигнал соответствует при ). Выходной сигнал фазовращателя подается на тактовый вход счетчика по модулю K. При значении период выходного сигнала счетчика по модулю K будет равен . Если за K циклов сигнал y изменится m раз с 0 на 1 , то в зависимости от значения сигнала период выходного сигнала счетчика по модулю , т.е. положение момента изменения с 1 на 0 выходного сигнала счетчика по модулю K изменится на . Чем выше частота тактового сигнала H, тем выше точность цифрового фазовращателя (обычно величина периода нС). Если сигнал y изменяется с 0 на 1 с частотой (Гц), то скорость перемещения фронтов выходного сигнала счетчика по модулю K относительно сигнала с периодом (мкС/С).



Рис.6.11.

Одним из узлов, входящих в цифровые корреляторы, является цифровой сумматор-накопитель -разрядных чисел (рис.6.12). Такой сумматор-накопитель состоит из 4-разрядного полного сумматора и регистра-накопителя. В сумматоре происходит сложение чисел, поступающих на первые входы A1…A4 и чисел, которые формируются на выходах регистра и поступают на вторые входы B1…B4. Результат суммирования заносится в регистр-накопитель. Организация процесса суммирования чисел с записью результата в регистр-накопитель осуществляется при помощи управляющих последовательностей . На первом шаге суммирования находится сумма первого числа с числом, записанным в регистре-накопителе, все разряды которого равны нулю. Эта первая сумма записывается в регистр-накопитель. На втором шаге вычисляется сумма второго числа с первой суммой, хранящейся в регистре-накопителе, и результат сложения записывается в этот же регистр-накопитель. Суммирование и накопление чисел продолжается N шагов.




Рис.6.12.

Бинарные обнаружители пачки импульсов широко применяются в современных системах радиолокации и радионавигации. Практическая схема такого обнаружителя приведена на рис.6.13. Алгоритм накопления сводится к равновесному суммированию бинарно-квантованных входных данных, т.е. к формированию статистики:

.



Рис.6.13.

В этом случае операция суммирования сводится к подсчету единиц в совокупности выборочных данных на текущем интервале наблюдения. Эту операцию можно совместить с операцией сравнения с порогом и выполнять с помощью комбинационного дешифратора, анализирующего числа [10]. В качестве примера в табл.6.5 приведена логическая функция такого дешифратора , где – объем выборки, а индекс имеет смысл численного значения порогового уровня. Единичный сигнал дешифратора () соответствует условию , т. е. выработке сигнала обнаружения в момент , где – период повторения пачки импульсов. На рис.58 регистры сдвига состоят из m синхронных элементов памяти, а пороговое устройство – из дешифратора и схемы ИЛИ, выполняет логическую функцию в соответствии с табл.6.5. Такой бинарный обнаружитель часто называют обнаружителем типа «движущееся окно» [10], поскольку действие этого устройства эквивалентно продвижению непрерывной бинарно-квантованной реализации входного сигнала через ограниченное «окно», образуемое на временной оси точками, соответствующими N выборочным значениям сигнала, отстоящим друг от друга на период повторения .

Таблица 6. 5











0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

2

2

1

0

0

1

0

1

0

1

2

1

1

1

0

2

1

1

1

1

3

1

6.7. Устройство синхронизации демодуляторов сигналов

Демодуляторы дискретных сигналов содержат устройства синхронизации, служащие для формирования импульсов опроса решающей схемы [8], временное положение которых определяется длительностью передаваемых символов канального алфавита. Взаимное расположение импульсов опроса, формируемых в демодуляторе местным генератором, и символов канального алфавита должно поддерживаться с точностью до нескольких процентов от длительности символа в течение весьма длительной работы демодулятора. Устройства синхронизации (УС) поддерживают фазовое расположение импульсов опроса и импульсов, получаемых из принимаемой последовательности сигналов.

Наибольшее применение в РТС нашли синхронные УС с обратной связью (замкнутые) без непосредственного воздействия на частоту местного генератора и использующие в качестве промежуточного преобразования делитель частоты, управляя котором, можно изменять фазу выходных тактовых импульсов. Из всех способов воздействия на делитель частоты широкое применение получил способ, при котором корректирование расхождения по фазе достигается изменением числа (добавлением или вычитанием) импульсов, подаваемых на вход промежуточного делителя частоты.

Замкнутые устройства синхронизации независимо от способа поддержания необходимого фазового расположения тактовых импульсов представляет собой разновидность устройств фазовой автоподстройки частоты (ФАПЧ). Чтобы частота снимаемых с выхода делителя тактовых импульсов равнялась заданной , частота задающего генератора уменьшается делителем частоты в k раз:

,

где  – период колебаний местного генератора. Если на вход делителя, кроме импульсов генератора, подать дополнительный импульс, то фаза выходных тактовых импульсов сместится в сторону опережения на величину, равную периоду  колебаний местного генератора. При исключении одного из импульсов, подаваемых на делитель, фаза выходных импульсов сместится в сторону отставания также на  [11]. Структурная схема УС с дискретным управлением приведена на рис.6.14,а, где У – усредняющее устройство; Д – делитель частоты; УУ – устройство управления добавлением и вычитанием импульсов; ВУ – входное устройство, а на рис.6.14,б и в – временные диаграммы работы.

Входное устройство формирует импульсы, совпадающие по времени с моментами перехода одного значения входного сигнала к другому, и определяется в основном структурой (видом модуляции) принимаемых сигналов. Так, при передаче сообщений с помощью сигналов с ФМ в качестве входных сигналов ВУ используют огибающую последовательность, и ВУ регистрирует моменты перехода этой огибающей через нулевой уровень.








Рис.6.14.

На входы «е» и «ж» фазового детектора поступают импульсные последовательности с выходов делителя, сдвинутые относительно друг друга на угол . На вход «и» фазового детектора поступает последовательность коротких (длительностью ) импульсов с выхода ВУ. На выходах фазового детектора в случае опережения или «отставания» этих импульсов относительно импульсов с выходов делителя формируются последовательности «в1» и «г1». Эти последовательности поступают на входы реверсивных счетчиков усредняющего устройства (рис.6.14,а), количество разрядов которых равно l. Если входные импульсы «опережают» по фазе импульсы опорной последовательности, то после усреднения на выходе «в2» появляется импульс управления, с помощью которого УУ происходит добавление импульса в последовательность «а». В случае «отставания» входных импульсов сигнал управления появляется на выходе «г2», и в УУ происходит вычитание импульса из любой последовательности «а». Такая процедура будет повторяться до тех пор, пока импульсы входных и опорных последовательностей не совпадут по времени.

На рис.6.15 приведена принципиальная схема УС, выполненного на цифровых последовательностных устройствах. Временные диаграммы работы УС представлены на рис.6.14,в.



Рис.6.15.

Устройство УУ осуществляет добавление или вычитание импульсов в последовательностях «а» и «б». На выходах «а» и «б» (рис.6.14,в) местного кварцевого генератора формируются импульсные последовательности, сдвинутые относительно друг друга на  (рис.6.14,в). На этом же рисунке изображена вспомогательная инвертированная импульсная последовательность «а» (на рис.6.14,а не показана). Обе последовательности с выходов «а» и «б» поступают на входы УУ, который выполняет следующие логические операции:

– пропускает импульсную последовательность «а» без изменения на выход «д» (рис. 6.14,а), если на входах «в» и «г» (рис.6.14,в и 6.15) присутствует напряжение логической 1;

– вычитает один импульс из импульсной последовательности «а» и пропускает ее на выход «д», если на входе «в» присутствует напряжение логического 0, а на выходе «г» – логической 1;

– добавляет один импульс к импульсной последовательности «а» и пропускает ее на выход «д», если на входе «в» присутствует напряжение логической 1, а на входе «г» – логического 0.

Если на выходах «г2» и «в2» (рис.6.15) появляются сигналы управления на вычитание или добавление импульсов (рис.6.14,в и 6.15), то при помощи логических элементов и триггеров, входящих в УУ, производится формирование импульсов добавления или вычитания (рис.6.15).

Усреднение импульсов осуществляется с помощью двух реверсивных счетчиков с коэффициентом пересчета, равным 16. Каждый из счетчиков расположен в УУ перед схемами добавления или вычитания. Выбор коэффициента пересчета зависит от требований к времени вхождения в синхронный режим работы демодулятора сигналов, что, в свою очередь, определяется характеристиками системы передачи сообщений.

Список литературы

  1. Бунтов В.Д., Емельянов А.Ф., Макаров С.Б. Проектирование цифровых радиотехнических устройств на интегральных схемах: учебное пособие. Л.: ЛПИ, 1985. 72 с.

  2. Бунтов В.Д., Макаров С.Б. Цифровые радиотехнические устройства на интегральных схемах: учебное пособие. Л.: ЛПИ, 1991.

  3. Цифровые и аналоговые интегральные микросхемы: Справочник / С.В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др. //Под ред. С.В. Якубовского. М.: Радио и связь, 1989. 496 с.

  4. Гутников В.С. Интегральная электроника в измерительных устройствах. 2-е изд., перераб. и доп. Л.: Энергоатомиздат, 1988. 304 с.

  5. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. М.: Радио и связь, 1990. 304 с.

  6. Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. М.: Энергоатомиздат, 1990. 320 с.

  7. Сикарев А.А., Лебедев О.Н. Микроэлектронные устройства формирования и обработки сложных сигналов. М.: Радио и связь, 1983. 216 с.

  8. Макаров С.Б., Цикин И.А. Устройства дискретной обработки радиосигналов: учебное пособие. Л.: ЛПИ, 1984. 72 с.

  9. Цифровые радиоприемные системы: Справочник /М.И. Жодзишский, Р.Б. Мазепа, Е.П. Овсянников и др. /Под ред. М.И. Жодзишского. М.: Радио и связь, 1990. 207 с.

  10. Проектирование импульсных и цифровых устройств радиотехнических систем: Учебное пособие для радиотехнических спец. вузов /Гришин Ю.П., Казаринов Ю.М. и др.//Под ред. Ю.М. Казаринова. М.: Высшая школа, 1985. 319 с.

  11. Шляпоберский В.И. Основы техники передачи дискретных сообщений. М.: Связь, 1973. 480 с.







Похожие:

Цифровые устройства формирования и обработки дискретных сигналов iconДокументы
1. /Устройства динамической обработки сигналов.doc
Цифровые устройства формирования и обработки дискретных сигналов iconТема цифровые фильтры обработки одномерных сигналов
Роль крика в драке существенный вклад в теорию конфликтов. Но имеет ли он такое же значение при фильтрации данных не очевидно, Лично...
Цифровые устройства формирования и обработки дискретных сигналов iconТема пространство и метрология сигналов физическая величина более точно определяется уравнением, чем измерением
Пространство сигналов. Множества сигналов. Линейное пространство сигналов. Норма сигналов. Метрика сигналов. Скалярное произведение...
Цифровые устройства формирования и обработки дискретных сигналов iconВадим Анатольевич Давыдов
На примерах обработки геофизических данных показано, что модовая декомпозиция сигналов обеспечивает устойчивую адаптивную очистку...
Цифровые устройства формирования и обработки дискретных сигналов iconДокументы
...
Цифровые устройства формирования и обработки дискретных сигналов iconЦифровая обработка сигналов
Антонью А. Цифровые фильтры: анализ и проектирование. – М.: Радио и связь, 1983. – 320 с
Цифровые устройства формирования и обработки дискретных сигналов iconДокументы
1. /Кнорринг В.Г. Цифровые измерительные устройства.pdf
Цифровые устройства формирования и обработки дискретных сигналов iconДокументы
1. /Кнорринг В.Г. Цифровые измерительные устройства.pdf
Цифровые устройства формирования и обработки дискретных сигналов iconДокументы
1. /Цифровые и аналоговые электронные устройства.doc
Цифровые устройства формирования и обработки дискретных сигналов iconДокументы
1. /Побережский Е.С. Цифровые радиоприемные устройства 1987 г..djvu
Цифровые устройства формирования и обработки дискретных сигналов iconДокументы
1. /Гольденберг Л.М.Импульсные и цифровые устройства.1973.djvu
Разместите кнопку на своём сайте:
Документы


База данных защищена авторским правом ©podelise.ru 2000-2014
При копировании материала обязательно указание активной ссылки открытой для индексации.
обратиться к администрации
Документы

Разработка сайта — Веб студия Адаманов