Многоканальный цифровой приемник на плис icon

Многоканальный цифровой приемник на плис



НазваниеМногоканальный цифровой приемник на плис
Дата конвертации28.08.2012
Размер129.58 Kb.
ТипДокументы

Многоканальный цифровой приемник на ПЛИС



Анонсированное компанией Altera новое семейство ПЛИС Stratix III буквально подтолкнуло меня к написанию данной статьи. Ведь увеличенное быстродействие, большая емкость, сниженное энергопотребление, стоимость, гибкая конфигурация аппаратных умножителей в 9, 12, 18 или 36 разрядов как нельзя лучше подходит для изготовления многоканального цифрового приемника.

Именно архитектура одного из возможных решений и предлагается автором в нижеследующей статье. Основные технические характеристики рассматриваемого проекта следующие:

  • назначение – прием спутникового телевидения;

  • количество одновременно обрабатываемых каналов 16;

  • виды модуляции принимаемых сигналов любые;

  • тип демодулятора когерентный;

  • подавление паразитных составляющих, дБ, не менее 30;

  • тактовая системная частота работы ПЛИС, МГц 200.


На вход приемника подается оцифрованный с эквивалентной скоростью 400 МГц (например, двумя АЦП типа AD9430, тактируемыми в противофазе) сигнал ствола спутникового ретранслятора шириной в 40 МГц с центральной частотой 70 МГц. Это как раз и даст требуемые 16 каналов с полосой каждого по 2,5 МГц (Цифры не являются точными, приводятся как примерные для расчета).

Основная идея предлагаемого построения многоканального приемника состоит в том, что все 16 принимаемых каналов обрабатываются одним демодулятором с соответствующими цепями ФАПЧ по несущей и символьной скорости, а также одним фильтром основной полосовой селекции (при необходимости с переключаемыми коэффициентами), что и позволяет при достаточно скромных используемых ресурсах получить указанные технические характеристики.

Многоканальность обеспечивается за счет временного разделения обрабатываемых каналов, поэтому для накопления и сохранения ждущих своей очереди цифровых отсчетов необходимо использовать внешнюю по отношению к ПЛИС память. Подойдет любая, например, динамическая DDR SDRAM объемом 256 Мбайт. Для каждого канала выделим в ОЗУ кольцевые буфера объемом по 4 – 8 Мбайт.

Для доступа к внешней памяти потребуется, конечно же, контроллер динамической памяти, ну да какой из достаточно сложных проектов может обойтись без него.

Итак, приступим к начальным расчетам. Прежде всего, определим требуемую пропускную способность демодулятора исходя из требуемого количества каналов и символьной скорости в каждом канале. При символьной скорости (примерной) в каждом канале по 2048 Ксимволов/секунду и числе каналов 16 получим минимальную требуемую пропускную способность демодулятора (и фильтра основной канальной селекции) равной 2,048*16= 32,768 МегаСимволов в секунду. Что при заданной системной тактовой частоте в 200 МГц потребует 200/32,768=6,1035 отсчетов на символ. Примем ближайшее целое значение – 6 отсчетов на символ.
Для исключения малейших вносимых различий между демодулированными символами примем частоту несущей на входе демодулятора в 2,5 раза больше символьной, т.е. для рассматриваемого случая на один период несущей будет приходиться по 6/2,5=2,4 отсчета. И частота несущей для каждого из выделенных (одинаковых) каналов будет 2,048*2,5=5,12 МГц.


Прежде всего проведем общую фильтрацию всей входной полосы сигналов шириной 40 МГц и центральной частотой 70 МГц с одновременным уменьшением частоты отсчетов сигнала до требуемой системной в 200 МГц. Данная фильтрация позволит значительно снизить требования к аналоговым фильтрам, особенно к крутизне среза их высокочастотного края. Зададим степень подавления внеполосных сигналов в 30 дБ (можно и больше, но оно нам надо? Ведь это же будет всего лишь лишний расход ресурсов ПЛИС, а входной сигнал со спутника вряд ли будет иметь лучшее соотношение сигнал/шум, да и для модулятора данная цифра – практически идеальный сигнал). Характеристика фильтра, минимального порядка, обеспечивающего заданные требования и синтезированная с помощью Matlab, выглядит как показано на рисунке 1.




Рисунок 1. Характеристика входного полосового фильтра – дециматора.


Как видно из рисунка, верхняя рабочая частота диапазона 50 – 90 МГц при децимации частоты отсчетов до 200 МГц будет наложена на частоту 200-90=110 МГц, однако последняя будет подавлена не менее, чем на 30 дБ, что и было задано. И это не считая подавления в аналоговом тракте, который нас в данном проекте пока не интересует.




Рисунок 2. Импульсная характеристика спроектированного фильтра.

Посмотрим теперь, сколько же ресурсов ПЛИС потребует реализация входного фильтра. Из импульсной характеристики (представляющей для КИХ-фильтра графическое отображение его коэффициентов) видно, что все коэффициенты парные и образуют всего 16 пар, значит для реализации указанного фильтра и потребуется всего лишь 16 умножителей, на вход каждого из которых должны подаваться суммы отсчетов из первой половины фильтра и из второй. А мы уже определились, что скорость следования цифровых отсчетов на выходе фильтра нам нужна всего лишь 200 МГц, значит, именно с такой частотой мы и будем сохранять выходные отсчеты фильтра. А куда же будет деваться разница между входными 400 и выходными 200 отсчетами сигнала каждую микросекунду? А она нам не нужна, а, значит, и считать ее тоже не будем. Выходит, наши умножители будут работать на частоте всего в 200 МГц и прохлаждаться остальное время.

Но мы ведь не забыли, что и входные отсчеты к нам также поступают на частоте по 200 МГц, хотя и с 2-х АЦП. Так и будем размещать их вперемежку в фильтре и сдвигать за каждый такт частоты 200 МГц на две позиции вместо одной (промежуточные то все равно дадут результат, который будет отброшен). Но для особо “скупых” можно обойтись и меньшим количеством умножителей – 8-ю, заставив их работать на частоте в 400 МГц (вот это будет по нашему!!!), и установив на их входах мультиплексоры, а на выходах – демультиплексоры.

И какой же разрядности нам нужны умножители? АЦП то дают нам всего лишь по 12 разрядов, старший из которых мы будем интерпретировать как знаковый и после сумматоров получим те же 12 бит и плюс знак. Значит, возможность использования 12-ти битовых умножителей в Stratix III нам пригодилась как нельзя лучше.

На реализацию 32-х ступеней сдвигового регистра фильтра нам потребуется 32*12=384 LE, на реализацию первых 16-ти сумматоров еще 13(12 +1 знак)*16=208 LE, на сохранение старших 14-ти битов со знаком каждого произведения еще 14*16=224 LE, на 3 ступени окончательных сумматоров еще 8*14=112 (каждый суммирует по 2-3 входных 14-ти битовых числа). Итого расходы логических ресурсов на реализацию входного полосового фильтра составят 928 LE (464 ALMs) и 16 или 8 12-ти битовых умножителей (аппаратных). Результаты фильтрации можно пронормировать и ограничить исходными 12-ю битами, не считая знака.

Следующим пунктом нашей обработки должен быть фазовращатель, или преобразователь Гильберта (широкополосный цифровой дифференциатор) для получения квадратурных составляющих цифровых отсчетов сигнала, что упростит выделение сигналов промежуточных частот. Предлагается выполнить его нечетного 5-го порядка. На рисунке 3 показаны его характеристики, причем под нормализованной частотой понимается половина частоты дискретизации, в нашем случае равная 200/2=100 МГц.





Рисунок 3. Характеристика цифрового фазовращателя – преобразователя Гильберта.


На выходе преобразователя Гильберта (также симметричного, но с отрицательной симметрией), использующего еще 3 12-ти битовых умножителя, после суммирования получим косинусную составляющую входных сигналов в диапазоне 50 – 90 МГц. Для выравнивания задержек исходную – синусную составляющую входных сигналов потребуется задержать на 3 такта, т.е. для дальнейшей обработки брать ее с 4-го звена регистра сдвига преобразователя Гильберта. Преобразователь Гильберта “скушает” 3 умножителя и 5*14=70 LE = 35 ALMs.

Следующим устройством в тракте обработки цифровых отсчетов сигнала может стать преобразователь частоты, переносящий центральные частоты интересующих нас приемных каналов на частоты, кратные символьной скорости. Как мы уже условились выше для скорости 2,048 МегаСимволов в секунду несущая должна быть 5,12 МГц (кому не нравится эта цифра, можно назначить и любую другую. Для удобства дальнейшей обработки отношение частот несущей и символьной должно быть одинаковым для всех обрабатываемых каналов). Преобразование осуществляется комплексным перемножителем в соответствие со строгими математическими равенствами:

COS(A-B)=COS(A)*COS(B)+SIN(A)*SIN(B);

SIN (A-B)=COS(A)*SIN(B)-COS(B)*SIN(A).

Как видно из выражений на каждый канал потребуется по 4 умножителя и по 2 сумматора, работающих на частоте 200 МГц (см. выше). Функции SIN(B) и COS(B) – квадратурные отсчеты частоты сдвига спектра (частоты гетеродина), SIN(А) и COS(А) – оцифрованные отсчеты входного сигнала, содержащегося в выделенной полосе 50 – 90 МГц. SIN(B) и COS(B) берут из таблиц, предварительно загруженных во встроенную память ПЛИС , организованную в виде 2-х банков 512*9 и содержащих тригонометрические функции одного из квадрантов. Большую разрядность использовать смысла нет, ибо даже указанная разрядность обеспечивает шумы квантования гетеродина на уровне -45 … -48 дБ, что ниже уровня паразитных составляющих в спектре входного сигнала. Понятно, что и умножители можно использовать также 9-ти битовые с отдельной обработкой знака произведений. Но удобнее будет использовать заложенные в Stratix III комплексные умножители 18*18 бит, ибо их количество даже в младшем члене семейства будет достаточным для описываемого проекта.

Преобразователи частоты на 16 каналов займут, таким образом, 8 DSP-блоков целиком.

Выходы преобразователей поступают на входы низкочастотных КИХ-фильтров, с выхода которых частота отсчетов по каждому каналу уменьшается в 4 раза и будет составлять по 50 Мвыборок/секунду. Возможная характеристика первичных канальных фильтров приведена на рисунке 4.




Рисунок 4. Характеристики первичных канальных фильтров.


Как видим из рисунка, характеристика фильтра от 0 до 10 МГц абсолютно плоская и при частоте отсчетов 50 МГц указанная область будет перекрываться участком от 40 до 50 МГц, ослабленным не менее, чем на заданные 30 дБ. Импульсная характеристика фильтра также симметрична, поэтому требуемое количество умножителей на канал равно 6 и на 32 канала при мультиплексировании 4:1 потребуется 6*32/4=48 умножителей разрядностью 9 или 12. Количество сдвиговых регистров фильтров при 10-ти битовом представлении (1 бит знак) потребуется 32*12*10=3840 LE. Количество первичных сумматоров равно половине предыдущей величины – 1920 LE , количество оконечных сумматоров (2 ступени после умножителей по 3 и 2 входа)- 16+8=24*14 бит=336 LE.

Итак после смесителей и децимирующих канальных фильтров имеем 8 цифровых потоков со скоростью тактирования 200 МГц по 4 перемежающихся канала отсчетов( 50 МГц) в каждом. Эти 8 потоков целесообразно в дальнейшем отправлять на блочную внутреннюю память ПЛИС, организованную в виде сдвигового регистра. Сдвиговый регистр на ОЗУ будет являться ядром следующей ступени канальных фильтров с характеристиками, показанными на рисунке 5.




Рисунок 5. Характеристика вторых канальных фильтров на частоту 5,12 МГц и полосу 2,5 МГц.


Matlab не принимает дробные значения частот, поэтому пришлось все значения увеличить в 10 раз. Автору не удалось также, как было обещано ранее и на второй ступени уменьшить частоту дискретизации в 4 раза, доведя ее до значения 50/4=12,5 МГц, ибо в этом случае верхняя частота спектра сигнала 5,12+(2,5/2)=6,37 МГц превысила бы половину частоты дискретизации 6,25 МГц.

Поэтому автор предлагает во второй ступени фильтрации и понижения частоты дискретизации остановиться на частоте 50/3=16,7 МГц. Для получения заданной в начале статьи скорости выборок на период символьной скорости в 6 отсчетов на символ следует выбрать меньшее количество периодов несущей на период символьной, выбрав их отношение равное 2; 1,5 или 1.

Сейчас получается по 50/(3*2,048)=8,14 отсчетов на период символьной скорости и 3,26 отсчета на период несущей 5,12 МГц.

При снижении частоты выходных отсчетов в 3 раза на выходе каждого из потоков первичные сумматоры и умножители теперь смогут обслуживать на частоте 200 МГц до 3 входных потоков (напомню, что в каждом потоке уже содержатся отсчеты 4-х каналов), поэтому потребное количество первичных сумматоров и умножителей составит всего лишь по 24 сосредоточенных в 3-х каналах (с коэффициентами децимации 3, 3, 2), а количество выходных сумматоров (каждый с регистровым выходом) всего 3*(2+1)=9. Эти 33 сумматора займут 33*14=462 LE.

В результате на 3-х выходах групповых канальных фильтров мы получили цифровые потоки со скоростью:

- 2 потока с выходной скоростью по 200 МГц;

- 1 поток со скоростью 200*(2/3)=133 МГц.

Эти потоки следует разделить на 32 канала и направить на сохранение во внешнее ОЗУ через внутреннюю FIFO- память. Перед сохранением желательно из потоков удалить постоянную составляющую и нормировать отсчеты каждого канала, после чего можно сохранять с разрешением 8 или 12 бит. В первом случае пропускная способность канала внешней памяти должна составлять не менее 533 *2 = 1066 Мбайт/сек, во втором 533*3=1600 Мбайт в секунду ( в данных цифрах учитывается, что сохраненные данные надо же будет и прочитать).

Упаковка отсчетов каналов в общем потоке с частотой смены состояний 200 МГц после первой децимации и второй приведена в таблице 1.


Ch1

Ch2

Ch3

Ch4

Ch1

Ch2

Ch3

Ch4

Ch1

Ch2

Ch3

Ch4

Ch1

Ch2

Ch3

Ch4

Ch1




















































Ch1

Ch2

Ch3

Ch4

Ch5

Ch6

Ch7

Ch8

Ch9

Ch10

Ch11

Ch12

Ch1

Ch2

Ch3

Ch4

Ch5


Таблица 1. упаковка прореженных цифровых отсчетов каналов после первой и второй стадии децимации. Каждая клетка соответствует времени в 5 нС.


Демодуляция может происходить как в пакетном режиме с загрузкой в начале обработки пакета и сохранением в конце пакета состояний фильтров и генераторов фазы для каждого канала отдельно, так и в перемежающемся режиме, когда от каждого канала в общем потоке следует по одному отсчету каждой квадратуры с демультиплексированием результатов демодуляции опять же в 32 параллельных каналах .

В обоих случаях тактовая частота демодулятора должна быть не менее 266 МГц или можно использовать более одного демодулятора.

Общая таблица расхода ресурсов ПЛИС на реализацию фильтрации и преобразования частот приведена таблице 2.


n

Ресурсы на блоки приемника

mult

bit

N_sum1

N_sum2

N_sum3

SR

sum_reg

bit

LE

1

фильтр 50 - 90 МГц

16

12

16

6

3

32

57

14

798

2

преобразователь Гильберта

3

12

3

1

0

5

9

14

126

3

Смесители

64

18

32

0

0

0

32

14

448

4

Первые канальные фильтры

48

12

192

16

8

384

600

14

8400

5

Вторые канальные фильтры

24

12

24

24

9

512

569

14

7966

 

Всего

155

 

267

47

20

933

1267

14

17738




Без смесителей

91

12






















Таблица 2. Примерный расход ресурсов ПЛИС на фильтрацию и преобразование частот.


Продолжение следует…




Похожие:

Многоканальный цифровой приемник на плис iconДокументы
1. /МРБ 1092. Храмцев В.С. Супергетеродинный приемник с цифровой индикацией частоты.djvu
Многоканальный цифровой приемник на плис iconОтчет о практической работе №2 по теме «Изучение понятийного аппарата в сфере электронной цифровой подписи» Слушатель группы ви-1-03 Родионова Светлана Андреевна
Используя базу данных к занятию изучить терминологию Федерального закона от 10 января 2002 г. №1-фз "Об электронной цифровой подписи"...
Многоканальный цифровой приемник на плис icon«Тестирование датчиков цифровой лаборатории «Архимед» Разработка и изготовление собственных датчиков для цифровых лабораторий» Камышенкова Алла
Учебно-исследовательская работа посвящена тестированию датчиков цифровой лаборатории Архимед, разработке и изготовление собственных...
Многоканальный цифровой приемник на плис iconДокументы
1. /СВ приемник на ОУ.djvu
Многоканальный цифровой приемник на плис iconДокументы
1. /Регенеративный приемник.djvu
Многоканальный цифровой приемник на плис iconДокументы
1. /Сверхрегенеративный приемник.djvu
Многоканальный цифровой приемник на плис iconДокументы
1. /Лаб 20 ИК приемник.doc
Многоканальный цифровой приемник на плис iconДокументы
1. /Регенеративный АМ-ЧМ приёмник.djvu
Многоканальный цифровой приемник на плис iconДокументы
1. /Экономичный средневолновой приемник.djvu
Многоканальный цифровой приемник на плис iconДокументы
1. /МРБ 0598. Румянцев М.А. Приемник (2-е изд.).djvu
Разместите кнопку на своём сайте:
Документы


База данных защищена авторским правом ©podelise.ru 2000-2014
При копировании материала обязательно указание активной ссылки открытой для индексации.
обратиться к администрации
Документы

Разработка сайта — Веб студия Адаманов